[工學(공학) ] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
페이지 정보
작성일 19-06-17 17:04본문
Download : [공학] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인.doc
순서
공학,디지털논리회로,VHDL,이용한,inertial,delay와,transport,delay,확인,공학기술,레포트
[공학] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인 , [공학] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인공학기술레포트 , 공학 디지털논리회로 VHDL 이용한 inertial delay와 transport delay 확인
설명
[工學(공학) ] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_01.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_01.gif)
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_02.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_02.gif)
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_03.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_03.gif)
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_04.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_04.gif)
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_05.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_05.gif)
![[공학]%20디지털논리회로%20-%20VHDL을%20이용한%20inertial%20delay와%20transport%20delay%20확인_doc_06.gif](http://www.allreport.co.kr/View/%5B%EA%B3%B5%ED%95%99%5D%20%EB%94%94%EC%A7%80%ED%84%B8%EB%85%BC%EB%A6%AC%ED%9A%8C%EB%A1%9C%20-%20VHDL%EC%9D%84%20%EC%9D%B4%EC%9A%A9%ED%95%9C%20inertial%20delay%EC%99%80%20transport%20delay%20%ED%99%95%EC%9D%B8_doc_06.gif)
레포트/공학기술
[工學(공학) ] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
Download : [공학] 디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인.doc( 14 )
1. Title: VHDL을 이용한 inertial delay와 transport delay 확인
2. purpose: 작성한 vhdl code와 시뮬레이션 결과를 첨부하고, inertial delay와 transport delay의 차이점에 주목하여 결과를 비교한다.
3. Theory
전파지연시간(propagation delay)
신호 값의 alteration(변화) 가 입력에서 출력까지 전달되는 데 걸리는 시간
작동시간은 전파지연의 역의 관계임
논리설계에서 가장 중요한 사항임
하강지연시간(tPHL)
≫ 출력이 논리 1에서 논리 0으로 alteration(변화) 하는 데 소요되는 시간
상승지연시간 (tPLH)
≫ 출력이 논리 0에서 논리 1로 alteration(변화) 하는 데 소요되는 시간
전파지연 (tpd) 은 두 가지 지연 값 중 최대값으로 定義(정의)
시뮬레이션에서 게이트의 모델링에 사용되는 지연시간
≫ 전달지연(transport delay)
- 입력에서의 alteration(변화) 에 의한 출력의 alteration(변화) 는 항상 정해진 전파지연 후에 나타남
≫ 관성지연(inertial delay)
- 입력에서의 두 번의 alteration(변화) 에 의한 출력에서의 두 번의 alteration(변화) 가 있을 때, 이 두 번의 alteration(변화) 폭이 거절 시간보다 작으면 출력의 두 번 alteration(변화) 의 첫 번째가 나타나지 않음
`그림1. inverter(not gate)에 의한 전파 지연`
4. Data & Result
(1) VHDL code
transport delay
library ieee; use ieee.std_logic_1164.all;
entity bool_func is
port ( x : in std_logic;
y : out std_logic );
end bool_func;
architecture behave_signal of bool_func is
signal not_out : std_logic;
begin
u1_process :
process ( x, not_out )
beg…(省略)
다.