디지털 논리회로 프로젝트
페이지 정보
작성일 19-05-22 18:33
본문
Download : 디지털 논리회로 프로젝트(2).hwp
Section A
Question2 : State Graphs and Table Derivation.
1. Introduction
(a) The circuit to be designed Mealy sequential circuit
input(x) =1, output(z) =1 and z can be 1 when the 4th, 8th, 12the etc. so the circuit resets after every four input. z=1 if and only if the binary numbers are not a valid BCD encoding for decimal digit. so We draw the table below.
BCD
valid or not valid
Out0ut(Z)
0000
Valid
0
0001
Valid
0
0xxx
Valid
0
0xxx
Valid
0
xxx0
Valid
0
xxx1
Valid
0
xxx0
Valid
0
xxx1
Valid
0
1000
Valid
0
1001
Valid
0
1xxx
Not Valid
1
1xxx
Not Valid
1
1100
Not Valid
1
1101
Not Valid
1
1110
Not Valid
1
1111
Not Valid
1
2. Design
input is one bit and MSB reveived first. so We choose the state like the below table.
(a) Mealy circuit
State
Sequence received
means
S0
Reset
-
S1
0
when 1bit received no matter what later 3 inputs are, output can`t be 1
S2
1
-
S3
00 or 01
when 2bit received no matter what late…(To be continued )
디지털 논리회로 프로젝트
디지털 논리회로 프로젝트
디지털,논리회로,프로젝트,기타,레포트
순서
설명
디지털 논리회로 프로젝트 , 디지털 논리회로 프로젝트기타레포트 , 디지털 논리회로 프로젝트
_hwp_01.gif)
_hwp_02.gif)
_hwp_03.gif)
_hwp_04.gif)
_hwp_05.gif)
_hwp_06.gif)
Download : 디지털 논리회로 프로젝트(2).hwp( 52 )
레포트/기타
다.
